Pogled z vrha RISC-V
Dva obvestila sta bila IAR Systems v podporo vzpostavitvi trdnega ekosistema za RISC-V. Prvi je bil pri ponudniku IP, SiFive, da bi sodelovali pri prenosu orodij za prevajalce in razhroščevalnike v konfigurabilni procesorski IP.
Pričakuje se, da bo integracija orodij in IP podprla razvijalce, da bodo ponudili izdelke in povečali uporabo odprte, brezplačne arhitekture nizov navodil (ISA).
Anders Holmberg, glavni direktor za strategijo IAR Systems, je povedal, da je cilj pomagati razvijalcem povečati produktivnost in se osredotočiti na inovacije. "SiFive je vodilna na področju komercialnega osnovnega IP-ja RISC-V in naša orodna vrstica IAR Embedded Workbench je najpogosteje uporabljena orodja za gradnjo vgrajenih aplikacij," je dejal. Poudarek je na prilagodljivih, učinkovitih silicijah po meri in razvojnih orodjih za doseganje računalniških obremenitev.
IAR Embedded Workbench za RISC-V bo na voljo sredi leta 2019. Orodje trdi, da ponuja »vodilno kakovostno kodo, velikost in hitrost«, kot tudi integriran razhroščevalnik s podporo za odpravljanje napak pri simulatorju in strojni opremi.
Podjetje za programsko opremo je tudi napovedalo partnerstvo s ponudnikom IP CPU, Ande, da podpre jedra podjetja RISC-V, AndesCore N25 (F) / NX25 (F) in A25 / AX25, v vdelanem delovnem okolju IAR za RISC-V. Prva različica bo na voljo sredi leta 2019. Razširitve ukazov AndeStar V5 in možnosti prilagajanja navodil Andes Custom Extension (ACE) bodo združene z Workbenchom, da bi povečali hitrost kode in zmanjšali velikost kode za jedra RISC-V.
Avtomatizacija in računalništvo v realnem času
Najnovejšo različico zbirke orodij in novo jedro EOSC-V, optimizirano za Linux in računalništvo v realnem času, je objavil Codasip.
Njena zbirka orodij Studio 8 omogoča razvijalcem, da napišejo opis procesorja na visoki ravni in samodejno sintetizirajo obliko (na sliki).
"Ker se specifikacija ISA RISC-V razvija in dodaja vedno večje število izbirnih arhitekturnih razširitev, je bistvena metodologija za načrtovanje procesorjev, ki omogoča tako hitro arhitekturno raziskovanje kot poenostavljeno ustvarjanje enostavno izvedljivega RTL-a," je opazil Chris Jones, podpredsednik Trženje na Codasipu. "Potreben je jezik opisa procesorja na visoki ravni, optimiziran za RISC-V," je dodal, in predstavil zbirko orodij.
Opis procesorja je napisan v jeziku CodAL, opisnem jeziku arhitekture, nato pa se samodejno sintetizira RTL, preskusna naprava, modeli virtualne platforme in komplet za razvoj programske opreme procesorja (prevajalnik za C / C ++, razhroščevalnik, profiler). Metodologija skrajša čas, potreben za vzdrževanje celotnega kompleta za razvoj programske opreme (SDK), z uporabo modela procesorja s točnimi navodili (IA) v programu CodAL v čas, ki bi bil sicer potreben za vzdrževanje celotnega SDK-ja, in izvajanje se znatno zmanjša zaradi metodologije, ki uporablja model procesorja z natančnim navodilom (IA) v CodAL za generiranje SDK in natančen model cikla za izvedbo.
Nova funkcionalnost in funkcije za zbirko orodij 8. generacije vključujejo podporo za razhroščevalnik LLVM in OpenOCB, integrirano razvojno okolje Studio / CodeSpace (IDE) na osnovi Eclipse Oxygen ter več interaktivnih konzol in izboljšav testnih paketov ter preverjanje za podporo uporabniško definiranega RISC -V razširitve.
Družba je predstavila tudi 64-bitni procesor Bk7, ki je dodal družino Bk. Ima sedemstopenjski cevovod z napovedovanjem vej, opcijsko celovito pomnilniško enoto (MMU) s podporo virtualnega naslavljanja za operacijske sisteme, kot je Linux, priljubljene standardne razširitve RISC-V in industrijski standardni zunanji vmesniki.
To je doslej največji procesor podjetja in je prilagodljiv za razvijalce, ki lahko dodajo navodila, registre ali vmesnike.
Studio 8 in procesor Bk7 bosta na splošno na voljo v prvem četrtletju leta 2019, s takojšnjim dostopom do izbranih kupcev.
Microchip je napovedal, da dodaja tisto, za kar meni, da je prva arhitektura RISC-V SoC FPGA industrije v svojem ekosistemu Mi-V. FPGA kombinirajo Microsemiconductor PolarFire FPGAs in mikroprocesorski podsistem, ki temelji na RISC-V ISA.
Pred vrhom, Linux Foundation je napovedala sodelovanje s fundacijo RISC-V, da bi pospešila razvoj odprte kode in sprejetje ISA RISC-V.